ДОВЕРЕННОСТЬ ИНТЕГРАЛЬНЫХ СХЕМ: ХАРАКТЕРИСТИКИ И ПРИЧИНЫ ИХ НАРУШЕНИЯ

Сергей Г. Мосин

Аннотация


Основные технологии четвертой промышленной революции (Индустрии 4.0) активно внедряют в различные секторы экономики с формированием платформ критической инфраструктуры (КИ). Разработка аппаратного обеспечения объектов КИ требует использования доверенных интегральных схем (ИС). Существенный рост функциональной и структурной сложности современных ИС, а также нарушение цепочек поставок ИС в силу геополитической обстановки и/или недобросовестной конкуренции приводят к проблеме – нарушению доверенности ИС. Систематизация ошибок и причин их появления – основа построения моделей и разработки методов, отвечающих за выбор соответствующих контрмер для обеспечения доверенности ИС на всех этапах жизненного цикла. Объект представленного исследования – интегральные схемы, как основа аппаратного обеспечения критической инфраструктуры. Предмет исследования – ошибки и причины их возникновения на разных этапах стадий проектирования и производства, влияющие на доверенность ИС. Цель предложенной работы – определить возможные причины нарушения доверенности ИС (ДИС), возникающие на этапах проектирования и производства, классифицировать ошибки и степень их влияния на характеристики ДИС. Выполнена декомпозиция характеристик ДИС на ключевые и обеспечивающие. Предложено отображение систематических, случайных и преднамеренных ошибок на характеристики ДИС Определены причины нарушения ключевых характеристик ДИС.

Ключевые слова


доверенность интегральных схем, устойчивость, надежность, безопасность, защищенность, систематические ошибки, случайные ошибки. преднамеренные ошибки.

Полный текст:

PDF

Литература


1. ISO/IEC TS 5723:2022, Trustworthiness – Vocabulary. International Organization for Standardization and International Electrotechnical Commission. URL: https://www.iso.org/obp/ui/en/#iso:std:iso-iec:ts:5723:ed-1:v1:en (дата обращение: 07.05.2025).

2. Кессаринский Л.Н., Никифоров А.Ю. Подход к заданию общих требований к доверенной электронной компонентной базе для регулируемого рынка критической информационной инфраструктуры в вопросах и ответах. Безопасность информационных технологий. 2025, т. 32, № 1, с. 8–16. URL: https://bit.spels.ru/index.php/bit/article/view/1761/1457 (дата обращение: 07.05.2025).

3. Rama E. et al. Trustworthy Integrated Circuits: From Safety to Security and Beyond. IEEE Access, v. 12, 2024, p. 69603–69632.
DOI: 10.1109/ACCESS.2024.3400685.

4. Кессаринский Л.Н. Доверенная электроника на форуме «Микроэлектроника 2024». Вопросы кибербезопасности. 2024, № 5(63), c. 115–119. DOI: 10.21681/2311-3456-2024-5-115-119.

5. ПНСТ 911-2024 Критическая информационная инфраструктура. Доверенные интегральные микросхемы и электронные модули. Общие положения. URL: https://normadocs.ru/pnst_911-2024 (дата обращения: 07.05.2025).

6. Белоус А., Солодуха В. Доверенная ЭКБ для доверенных аппаратно-программных платформ: проблемы и пути решения. Часть 2. Электроника: НТБ. 2021, № 4, c. 72–77.
DOI: 10.22184/1992-4178.2021.205.4.72.76. – EDN: BKANKK.

7. Смирнов, Дмитрий О. Функциональная безопасность и недоверенная электронная компонентная база. Безопасность информационных технологий, [S.l.], т. 29, № 2, с. 128–143, 2022. ISSN 2074-7136.
DOI: http://dx.doi.org/10.26583/bit.2022.2.10.

8. Lu R., Chuang Y.-C., Wu J.-L., and He J. Reliability challenges from 2.5D to 3DIC in advanced package development. IEEE International Reliability Physics Symposium (IRPS), p. 1–4, 2023.
DOI: 10.1109/IRPS48203.2023.10117647.

9. Chen M. -F., Chen F. -C., Chiou W. -C. and Yu D. C. H. System on Integrated Chips (SoICTM) for 3D Heterogeneous Integration, in Proc. IEEE 69th Electronic Components and Technology Conference (ECTC), Las Vegas, NV, USA, 2019, p. 594–599.
DOI: 10.1109/ECTC.2019.00095.

10. Итальянцев А. Новые проблемы перспективных методик корпусирования. Зарубежная электронная техника. 2018, вып. 7(6656), c. 6–9. URL: https://www.niime.ru/upload/iblock/a02/a02ff7ec20742fcee50d67ca1d7825e8.pdf (дата обращения: 07.05.2025).

11. Певцов, Е.Ф, Деменкова, Т.А. Доверенное проектирование интегральных схем. Наноиндустрия. 2021,
т. 14, № S7(107), с. 856–859.
DOI: 10.22184/1993-8578.2021.14.7s.856.859. – EDN: QVAIUI.

12. Гаврилов С.В., Железников Д.А., Заплетина М.А., Тиунов И.В., Хватов В.М., Чочаев Р.Ж., Шокарев Д.Б. Разработка доверенных средств проектирования ИС в базисе гетерогенных ПЛИС. Труды ИСП РАН. 2023, т. 35, вып. 5, c. 107–126. DOI: 10.15514/ISPRAS–2023–35(5)–8.

13. Федорец В.Н., Белов Е.Н., Балыбин С.В. Технологии защиты микросхем от обратного проектирования в контексте информационной безопасности: научно-популярное издание. Техносфера. Мир электроники, 2019. – 216 с. – EDN: LJHRGC.

14. Mosin S., Kislyakov M. An In-Pandemic View on the Global Trends in Microelectronic Design and Market. Proc. IEEE East-West Design & Test Symposium (EWDTS). Batumi, Georgia, 2021, p. 273–276. DOI: 10.1109/EWDTS.2018.8524618.

15. Amberg P., Turrado L., Sancho G., McGrath R. and Mann S. EU Issues 12th Sanctions Package Targeting Russia. Baker McKenzie. URL: https://sanctionsnews.bakermckenzie.com/eu-issues-12th-sanctions-package-targeting-russia/ (дата обращения: 30.04.2025).

16. Mosin S. A Model for Univariant and Multivariant Simulating the Battery Lifetime of UE NB-IoT. In Proc. International Russian Automation Conference (RusAutoCon). Sochi, Russian Federation. 2024, p. 13–18, paper ID 10694326.
DOI: 10.1109/RusAutoCon61949.2024.

17. IEEE Recommended Practice for Encryption and Management of Electronic Design Intellectual Property (IP). IEEE Std 1735-2023, 6 Nov. 2023, p. 1–237. URL: https://ieeexplore.ieee.org/document/10505231 (дата обращения: 30.04.2025).

18. Bykov S.O., Mosin S.G. An automated technique for design of custom network-on-chip topologies. Proc. of IEEE East-West Design and Test Symposium (EWDTS’2015). Batumi, Georgia, 2015, p. 192–194.
DOI: 10.1109/EWDTS.2015.7493139.

19. Mosin S.G. Design-for-testability automation of mixed-signal integrated circuits. In Proc IEEE 26th International SOC Conference (SOCC 2013). Erlangen, Germany, 2013, p. 244–249.
DOI: 10.1109/SOCC.2013.6749695.


20. IEEE Standard for Test Access Port and Boundary-Scan Architecture. IEEE Std 1149.1-2013 (Revision of IEEE Std 1149.1-2001), p. 1–444, 13 May 2013. DOI: 10.1109/IEEESTD.2013.6515989.

21. IEEE Standard Testability Method for Embedded Core-based Integrated Circuits – Redline. IEEE Std 1500-2022 (Revision of IEEE Std 1500-2005) – Redline, p. 1–168, 12 Oct. 2022.
DOI: 10.1109/IEEESTD.2022.9916221.

22. IEEE Standard for Boundary-Scan Testing of Advanced Digital Networks. IEEE Std 1149.6-2015 (Revision of IEEE Std 1149.6-2003), p. 1–230, 18 March 2016. DOI: 10.1109/IEEESTD.2016.7436703.
23. IEEE Standard for a Mixed-Signal Test Bus. IEEE Std 1149.4-2024 (Revision of IEEE Std 1149.4-2010),
p. 1–116, 6 Dec. 2024. DOI: 10.1109/IEEESTD.2024.10776765.

24. IEEE Standard for Test Access Architecture for Three-Dimensional Stacked Integrated Circuits. IEEE Std 1838-2019, p. 1–73, 13 March 2020. DOI: 10.1109/IEEESTD.2020.9036129.

25. Ланцов, В.Н., Мосин С.Г. Современные подходы к проектированию и тестированию интегральных микросхем [Текст]: монография. Владимир: Изд-во Владим. гос. ун-та, 2010. – 285 с. – ISBN 978-5-9984-0120-6.




DOI: http://dx.doi.org/10.26583/bit.2025.2.13

Ссылки

  • На текущий момент ссылки отсутствуют.


Лицензия Creative Commons
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.