МОДЕЛИРОВАНИЕ БЕЗОПАСНОСТИ ПЕРИФЕРИЙНЫХ УСТРОЙСТВ: РЕАЛИЗАЦИЯ И АПРОБАЦИЯ ЗАЩИТЫ АДРЕСНЫХ ПРОСТРАНСТВ В ЭМУЛЯТОРЕ ДОВЕРЕННОГО МИКРОПРОЦЕССОРА
Аннотация
Обеспечение информационной безопасности автоматизированных систем управления в условиях роста количества киберугроз требует разработки специальных архитектурно-устойчивых решений. Необходимая безопасность может быть обеспечена путем применения доверенных микропроцессоров и систем на их основе. Для принятия решений о внесении изменений в архитектуру доверенного микропроцессора для цифровых систем управления на этапе разработки используются средства имитационного моделирования. Методология покомандного имитационного моделирования предоставляет уникальные возможности для апробации исследуемых средств обеспечения информационной безопасности, включая комплексную проверку функциональных возможностей, оптимизацию рабочих параметров и анализ механизмов обеспечения кибербезопасности. Технология направлена на прогнозирование рабочих характеристик конечного продукта через анализ его виртуальной модели, что сокращает риски реализации уязвимых проектных решений. В этом случае для получения результатов не требуются длительные этапы создания и верификации RTL-проекта, что позволяет минимизировать время разработки и не тратить ресурсы на разработку неоптимальных вариантов. Целью данной работы является повышение безопасности автоматизированных систем управления технологическими процессами за счет разработки архитектурных решений на базе доверенных микропроцессоров, включающих в себя аппаратные механизмы изоляции ресурсов памяти и предоставляющих многоуровневую защиту. Ключевой акцент сделан на реализацию блока управления памятью ввода-вывода IOMMU в эмуляторе, позволяющем моделировать и тестировать сценарии предотвращения несанкционированного доступа через периферийные устройства. Блок IOMMU дает возможность изолировать или отображать операции ввода-вывода на другие адресные пространства. В рамках данной работы приводится описание реализации блока IOMMU, а также механизма pagewalk, который извлекает таблицы трансляции для буфера ассоциативной трансляции посредством поэтапного обращения к памяти. Демонстрируется функционирование IOMMU при парировании угроз. Проведена апробация на реальных задачах: на эмуляторе доверенного процессора загружена ОС Linux с поддержкой IOMMU. Продемонстрировано корректное функционирование устройства управления памятью при исполнении операций ввода-вывода.
Ключевые слова
Полный текст:
PDFЛитература
1. Палаева Л.В. и др. Основные виды кибератак на автоматизированные системы управления технологическим процессом и средства защиты от них. Фундаментальные исследования. 2017, № 10-3, с. 507–511. ISSN: 1812-7339. – EDN: ZRRAPP.
2. Аряшев С.И. и др. Разработка программных моделей доверенного универсального микропроцессора и микропроцессорной системы на его основе. Программные продукты и системы. 2022, т. 35, № 4,
с. 598–608. DOI: 10.15827/0236-235X.140.598-608.
3. Бетелин В.Б., Моргун Д.А. О необходимости создания интеллектуальных средств управления системами с критической миссией. Успехи кибернетики. 2021; 2(4):60–66.
DOI: 10.51790/2712-9942-2021-2-4-6.
4. Аряшев С.И. и др. Высокопроизводительный микропроцессор 1890ВМ118 с архитектурой КОМДИВ для создания доверенных систем. Программные продукты и системы. 2017, т. 30, № 3, с. 345–352.
DOI: 10.15827/0236-235X.030.3.345-352.
5. Гревцев Н.А. Функциональная верификация микропроцессоров на системном уровне с использованием методов машинного обучения: дис. … канд. тех. наук: 2.3.2. М.: 2025. – 136 с. URL: https://miet.ru/upload/iblock/e2b/l0paatzi59ny2rryn3phfxox7lq17cva/%D0%93%D1%80%D0%B5%D0%B2%D1%86%D0%B5%D0%B2_dis.pdf (дата обращения: 20.04.2025).
6. Воронин А.А. Концепция доверенной передачи данных. Бюллетень науки и практики. 2021, т. 7, № 7,
с. 164–173. DOI: https://doi.org/10.33619/2414-2948/68/22.
7. Geppert T, Deml S, Sturzenegger D and Ebert N (2022) Trusted Execution Environments: Applications and Organizational Challenges. Front. Comput. Sci. 4:930741.
DOI: 10.3389/fcomp.2022.930741.
8. Markuze Alex, Shay Vargaftik, Gil Kupfer, Boris Pismeny, Nadav Amit, Adam Morrison, and Dan Tsafrir. 2021. Characterizing, exploiting, and detecting DMA code injection vulnerabilities in the presence of an IOMMU. In Proceedings of the Sixteenth European Conference on Computer Systems (EuroSys '21). Association for Computing Machinery, New York, NY, USA, p. 395–409.
DOI: https://doi.org/10.1145/3447786.3456249.
9. Inseong Hwang, Junghyeok Lee, Huibeom Kang, Gilhyeon Lee, Hyun Kim,
Survey of CPU and memory simulators in computer architecture: A comprehensive analysis including compiler integration and emerging technology applications, Simulation Modelling Practice and Theory. V. 138, 2025, 103032, ISSN 1569-190X.
DOI: https://doi.org/10.1016/j.simpat.2024.103032.
10. Гревцев Н.А., Зубковский П.С., Чибисов П.А. Применение имитационного моделирования микропроцессора для оптимизации архитектуры подсистем памяти. Наноиндустрия. 2024, т. 17,
№ S10-1(128), с. 58–62. DOI: 10.22184/1993-8578.2024.17.10s.58.62. – EDN: ACRBYX.
11. Бычков К.С. и др. Архитектурное моделирование и оценка принимаемых решений на примере кэш-памяти двухъядерного микропроцессора. Наноиндустрия. 2020, т. 13, № S5-1(101), с. 53–58.
DOI: 10.22184/1993-8578.2020.13.5s.53.58. – EDN: AYMAMK.
12. Kim H. and Hur J. PCIe Side-channel Attack on I/O Device via RDMA-enabled Network Card. 13th International Conference on Information and Communication Technology Convergence (ICTC), Jeju Island, Korea, Republic of. 2022, p. 1468–1470.
DOI: 10.1109/ICTC55196.2022.9952853.
13. Morgan, B., Alata, É., Nicomette, V. et al. IOMMU protection against I/O attacks: a vulnerability and a proof of concept. J Braz Comput Soc 24, 2 (2018). DOI: https://doi.org/10.1186/s13173-017-0066-7.
14. Петрыкин А.А., Стотланд И.А., Мешков А.Н. Автономная верификация IOMMU с поддержкой виртуализации. Труды ИСП РАН. 2019, т. 31, вып. 3, с. 77–84. DOI: 10.15514/ISPRAS-2019-31(3)-7.
15. Rajapaksha C., Delshadtehrani L., Muri R., Egele M. and Joshi A. IOMMU Deferred Invalidation Vulnerability: Exploit and Defense. Design, Automation & Test in Europe Conference & Exhibition (DATE), Valencia, Spain. 2024, p. 1–6.
DOI: 10.23919/DATE58400.2024.10546528.
16. Mera A., Feng B., Lu L. and Kirda E. DICE: Automatic Emulation of DMA Input Channels for Dynamic Firmware Analysis. IEEE Symposium on Security and Privacy (SP), San Francisco, CA, USA. 2021, p. 1938–1954. DOI: 10.1109/SP40001.2021.00018.
DOI: http://dx.doi.org/10.26583/bit.2025.3.07
Ссылки
- На текущий момент ссылки отсутствуют.
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.