РЕАЛИЗАЦИЯ СИММЕТРИЧНЫХ ПУТЕЙ ФИЗИЧЕСКИ НЕКЛОНИРУЕМОЙ ФУНКЦИИ КОНФИГУРИРУЕМОГО КОЛЬЦЕВОГО ОСЦИЛЛЯТОРА НА FPGA
Аннотация
В статье предлагается новая схема физически неклонируемой функции (ФНФ), основанная на конфигурируемом кольцевом осцилляторе. Схема использует измерение разницы задержек распространения сигналов по симметричным путям, построенным
на внутренних ресурсах LUT-блоков программируемых логических интегральных схем (ПЛИС) типа FPGA. Как было показано ранее, реализация строго симметричных путей на основе конфигурируемых соединений FPGA недостижима из-за априорного неравенства статических составляющих их задержек. Это положительно влияет на единообразие и внутрикристальную уникальность, но негативно сказывается на межкристальной уникальности ФНФ. Внутренняя структура LUT-блоков, функциональную основу которых составляет многовходовой мультиплексор, обладает большей степенью регулярности. Это позволяет использовать LUT-блоки для построения разнообразных ФНФ-схем с симметричными путями. Для предложенной схемы приведены основные параметры кольцевых осцилляторов и характеристики ФНФ, полученные как при моделировании, так и в ходе экспериментов с реализацией на кристаллах FPGA серии Xilinx ZYNQ 7000. Приемлемые показатели единообразия, стабильности, надежности, внутри- и межкристальной уникальности позволяют рассматривать предложенную схему в качестве кандидата для проектирования средств уникальной идентификации и защиты от клонирования цифровых устройств. Для автоматизации и обеспечения достоверности экспериментов было разработано специализированное микропрограммное ядро управления ФНФ-схемами. Помимо автоматизации экспериментов и расчета характеристик, данное ядро может быть использовано на практике для реализации процедур неклонируемой идентификации, аутентификации и генерации случайных данных.
Ключевые слова
Полный текст:
PDFЛитература
1. Chang Ch.H., Potkonjak M. Secure System Design and Trustable Computing. Switzerland: Springer, 2016. – 549 p. DOI: https://doi.org/10.1007/978-3-319-14971-4.
2. Hemavathy S. and Bhaaskaran V.S.K. Arbiter PUF–A Review of Design, Composition, and Security Aspects. IEEE Access, v. 11, p. 33979–34004, 2023. DOI: https://doi.org/10.1109/ACCESS.2023.3264016.
3. Hajimiri A., Limotyrakis S., Lee T. H. Jitter and phase noise in ring oscillators. IEEE Journal of Solid-state circuits. 2002, v. 34, no. 6, p. 790–804. DOI: https://doi.org/10.1007/0-306-48199-5_5.
4. Deng D., Hou S., Wang Z., Guo Y. Configurable ring oscillator PUF using hybrid logic gates. IEEE Access. 2020, v. 8, p. 161427–161437. DOI: https://doi.org/10.1109/ACCESS.2020.3021205.
5. Deng D. et al. Configurable ring oscillator PUF using hybrid logic gates. IEEE Access. 2020, v. 8, p. 161427–161437. DOI: https://doi.org/10.1109/ACCESS.2020.3021205.
6. Vicuña K. et al. Highly Stable Reconfigurable TERO PUF Architecture for Hardware Security Applications. Transactions on Very Large-Scale Integration (VLSI) Systems. 2025.
DOI: https://doi.org/10.1109/TVLSI.2025.3587502.
7. Younes L. et al. DCDC PUF an enhanced implementation of ring oscillator based PUF. Scientific Reports. 2025, v. 15, no. 1, p. 31017. DOI: https://doi.org/10.1038/s41598-025-16221-z.
8. Иванюк А.А. Исследование физически неклонируемой функции конфигурируемого кольцевого осциллятора. Информатика. 2025, т. 22, № 1, с. 73–89. DOI: https://doi.org/10.37661/1816-0301-2025-22-1-73-89.
9. Maiti A. et al. A large scale characterization of RO-PUF. IEEE International Symposium on Hardware-Oriented Security and Trust (HOST). IEEE, 2010, p. 94–99. DOI: https://doi.org/10.1109/HST.2010.5513108.
10. Martínez-Rodríguez M.C. et al. Efficient RO-PUF for generation of identifiers and keys in resource-constrained embedded systems. Cryptography. 2022, v. 6, no. 4, p. 51. DOI: https://doi.org/10.3390/cryptography6040051.
11. Zhou K. et al. FPGA‐based RO PUF with low overhead and high stability. Electronics Letters. 2019, v. 55, no. 9, p. 510–513. DOI: https://doi.org/10.1049/el.2019.0451.
12. Rojas-Muñoz L. F. et al. True random number generation capability of a ring oscillator PUF for reconfigurable devices. Electronics. 2022, v. 11, no. 23, c. 4028. DOI: https://doi.org/10.3390/electronics11234028.
13. Karmakar M., Naz S. F., Shah A. P. Fault-tolerant reversible logic gate-based RO-PUF design. Memories-Materials, Devices, Circuits and Systems. 2023, v. 4, p. 100055. DOI: https://doi.org/10.1016/j.memori.2023.100055.
14. Шамына А.Ю., Иванюк А.А. Построение и балансировка путей физически неклонируемой функции типа арбитр на FPGA. Информатика. 2022;19(4):27–41. DOI: https://doi.org/10.37661/1816-0301-2022-19-4-27-41.
15. Zalivaka, S.S., Zhang, L., Klybik, V.P., Ivaniuk, A.A., Chang, CH. (2016). Design and Implementation of High-Quality Physical Unclonable Functions for Hardware-Oriented Cryptography. In: Chang, CH., Potkonjak, M. (eds) Secure System Design and Trustable Computing. Springer, Cham. DOI: https://doi.org/10.1007/978-3-319-14971-4_2.
16. Chiou L.Y., Wu C.H., Wei P. C. A Reliable Delay-Based Physical Unclonable Function with Dark-Bit Avoidance. IEEE International Symposium on Circuits and Systems (ISCAS), Sapporo, Japan. 2019, p. 1–4. DOI: https://doi.org/10.1109/ISCAS.2019.8702131.
17. Khan S. et al. A symmetric D flip-flop based PUF with improved uniqueness. Microelectronics Reliability. 2020, v. 106, p. 113595. DOI: https://doi.org/10.1016/j.microrel.2020.113595.
18. Terrence Mak, Crescenzo D'Alessandro, Pete Sedcole, Peter Y. K. Cheung, Alex Yakovlev, and Wayne Luk. 2008. Global interconnections in FPGAs: modeling and performance analysis. In Proceedings of the 2008 international workshop on System level interconnect prediction (SLIP '08). Association for Computing Machinery, New York, NY, USA, 51–58. DOI: https://doi.org/10.1145/1353610.1353621.
19. Yu M.D., Devadas S. Secure and robust error correction for physical unclonable functions. IEEE Design & Test of Computers. 2010, v. 27, no. 1, p. 48–65. DOI: https://doi.org/10.1109/MDT.2010.25.
DOI: http://dx.doi.org/10.26583/bit.2025.4.03
Ссылки
- На текущий момент ссылки отсутствуют.
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.