Способы реализации трехмерного генератора псевдослучайных чисел DOZEN в гибридных CPU/GPU /FPGA высокопроизводительных системах
Аннотация
В статье описывается область использования протоколов защиты информации на основе ГПСЧ в промышленных системах. Предлагается способ реализации трехмерного генератора псевдослучайных чисел DOZEN в гибридных системах. Приводится описание и результаты исследований параллельной CUDA -версии алгоритма для использования в гибридных центрах обработки данных и высокопроизводительной FPGA-версии для использования в рамках аппаратных решений на контролируемых объектах SCADA-систем.
Ключевые слова
Полный текст:
PDFЛитература
1. SCADA — Портал по информационной безопасности SecurityLab. U R L: http://www.securitylab.ru/news/tags/SCADA/ (дата обращения: 25.05.2014).
2. Security Guidance — Портал Cloud Security Alliance. U R L: https://downloads.cloudsecurityalliance.org/initiatives/guidance/ csaguide.v3.0.pdf (дата обращения: 25.05.2014).
3. Безопасность центров обработки данных — Seagate официальный сайт. U R L: http://www.seagate.com/ru/ru/solutions/security/ data-center-security/ (дата обращения: 25.05.2014).
4. Боресков А. В. и др. Параллельные вычисления на GPU . Архитектура и программная модель CUDA . М.: Издательство МГУ, 2013. - 335 с.
5. Intel Developer Zone: Intel Xeon Phi Coprocessor — Официальный портал Intel U R L: http://software.intel.com/mic-developer (дата обращения: 25.05.2014).
6. Manavski S. A. CU A compatible GPU as an efficient hardware accelerator for A E S cryptography // IC SPC 2007 IE E E Los Alamitos. November 2007. P. 65—68.
7. Ortega J., Trefftz H., Trefftz C. «Parallelizing A E S on multicores and GPUs» in IE E E International Conference on Electro/ Information Technology (E IT ), Mankato, M N, 2011. P. 1—5.
8. Qinjian L. et al. Implementation and Analysis of A E S Encryption on GPU // Proceedings of the 2012 IE E E 14th International Conference on High Performance Computing and Communication & 2012 IE E E 9th International Conference on Embedded Software and Systems. 2012. June 25—27. P. 843—848.
9. Iwai K., Nishikawa N., Kurokawa T. Acceleration of A E S encryption on CUDA GPU // International Journal of Networking and Computing. 2012. № 1 (2). P. 131—145. 1
0. Иванов М. А., Васильев Н. П., Чугунков И. В. и др. Трехмерный генератор псевдослучайных чисел, ориентированный на реализацию в гибридных вычислительных системах // Вестник НИЯУ МИФИ . 2012. № 2. С. 232—235.
11. Иванов М. А., Васильев Н. П., Чугунков И. В. и др. Способ нелинейного трехмерного многораундового преобразования данных DOZEN . Патент R U 2 503 994 C1. 2012.
12. List of Top500 supercomputers — Официальный портал. U R L: http://top500.org (дата обращения: 25.05.2014).
13. Gaj K., Chodowiec P. FP G A and ASIC Implementations of A E S / / Cryptographic Engineering. 2009. P. 235—294.
14. Zhang X., Parhi K. K. High-Speed VLSI Architectures for the A E S Algorithm // IEEE transactions on very large scale integration (V LSI) systems. Vol. 12. № 9. 2004. P. 957 - 967.
15. Spartan-6 FP G A Family — Официальный портал Xilinx. U R L: http://www.xilinx.com/products/silicon-devices/fpga/spartan-6/ (дата обращения: 25.05.2014).
Ссылки
- На текущий момент ссылки отсутствуют.
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.