ОБФУСКАЦИЯ ЛОГИЧЕСКИХ СХЕМ ГЕНЕРАТОРОВ ПСЕВДОСЛУЧАЙНЫХ ЧИСЕЛ НА РЕГИСТРАХ СДВИГА С ЛИНЕЙНЫМИ И НЕЛИНЕЙНЫМИ ОБРАТНЫМИ СВЯЗЯМИ

Михаил А. Иванов, Ирина Г. Коннова, Евгений А. Саликов, Мария А. Степанова

Аннотация


Цель работы – продемонстрировать возможность использования технологии Logic Encryption для защиты от реверс-инжиниринга логических схем генераторов псевдослучайных чисел на регистрах  с линейными и нелинейными обратными связями. Рассматриваемые методы защиты основаны на использовании дополнительных логических элементов в структуре генератора, чтобы скрыть его оригинальные функциональные возможности. Обфускация логической схемы генератора меняет его конструкцию таким образом, что устройство работает правильно, только в том случае, если сигналы на дополнительных ключевых входах генератора принимают правильные значения. Показано, что даже при небольшой разрядности генераторов можно обеспечить огромное количество вариантов реализации ГПСЧ с различным числом состояний и различными свойствами. Введено понятие генератора (М + 1)-последовательности. Продемонстрирована возможность трансформации генераторов (M – 1)- и (M – 3)-последовательностей в генераторы (М + 1)-последовательностей. Главной проблемой IoT является его уязвимость к кибератакам. Предлагаемые методы позволяют повысить безопасность IoT устройств.


Ключевые слова


обфускация, регистр сдвига с линейной обратной связью, регистр сдвига с нелинейной обратной связью, (М + 1)-последовательность, генератор псевдослучайных чисел.

Полный текст:

PDF

Литература


1. Chakraborty R.S. and Bhunia S., HARPOON: An Obfuscation-Based SoC Design Methodology for Hardware Protection, in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. Vol. 28,
no. 10. P. 1493–1502, Oct. 2009. DOI: http://dx.doi.org/10.1109/TCAD.2009.2028166.

2. Tehranipoor M. and Koushanfar F., A Survey of Hardware Trojan Taxonomy and Detection, in IEEE Design & Test of Computers. Vol. 27, no. 1. P. 10–25, Jan.-Feb. 2010. DOI: http://dx.doi.org/10.1109/MDT.2010.7.

3. Li L. and Zhou H., Structural transformation for best-possible obfuscation of sequential circuits, 2013 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST), Austin, TX, 2013. P. 55–60, DOI: http://dx.doi.org/10.1109/HST.2013.6581566.

4. Baumgarten A., Tyagi A. and Zambreno J. Preventing IC Piracy Using Reconfigurable Logic Barriers,
in IEEE Design & Test of Computers. Vol. 27, no. 1. P. 66–75, Jan.-Feb. 2010,
DOI: http://dx.doi.org/10.1109/MDT.2010.24.

5. Chakraborty, Rajat Subhra: Hardware security through design obfuscation, Submitted in partial fulfillment of the requirements for the degree of Doctor of Philosophy.Thesis Adviser: Dr. Swarup Bhunia. Department of Electrical Engineering and Computer Science. Case Western Reserve University, May, 2010.
URL:https://etd.ohiolink.edu/apexprod/rws_etd/send_file/send?accession=case1270133481&disposition=inline (дата обращения: 20.01.2021).

6. Becker G.T., Fyrbiak M., Kison C. (2017) Hardware Obfuscation: Techniques and Open Challenges.
In: Bossuet L., Torres L. (eds) Foundations of Hardware IP Protection. Springer, Cham.
DOI: https://doi.org/10.1007/978-3-319-50380-6_6.

7. Ivanov M.A., Kliuchnikova B.V., Salikov E.A., Starikovskii A.V. (2020) New Class of Non-binary Pseudorandom Number Generators. In: Misyurin S., Arakelian V., Avetisyan A. (eds) Advanced Technologies in Robotics and Intelligent Systems. Mechanisms and Machine Science, vol 80. Springer, Cham.
DOI: https://doi.org/10.1007/978-3-030-33491-8_35.

8. Dubrova E.A. Scalable Method for Constructing Galois NLFSRs with Period 2n –1 using Cross-Join Pairs. Cryptology ePrint Archive, Report 2011/632, 2011.
URL: http://eprint.iacr.org/2011/632 (дата обращения: 20.01.2021).

9. Dubrova E.A. Method for Generating Full Cycles by a Composition of NLFSRs.
URL: https://eprint.iacr.org/2012/492.pdf (дата обращения: 20.01.2021).

10. Dubrova E., Teslenko M. and Tenhunen H. 2008. On analysis and synthesis of (n, k)-non-linear feedback shift registers. In Proceedings of the conference on Design, automation and test in Europe
(DATE '08). Association for Computing Machinery, New York, NY, USA. P. 1286–1291.
DOI: https://doi.org/10.1145/1403375.1403686 (дата обращения: 20.01.2021).

11. Песошин В.А., Кузнецов В.М. Генераторы псевдослучайных и случайных чисел на регистрах сдвига. Казань: Изд-во Казанского гос. техн. ун-та, 2007. URL: https://elibrary.ru/item.asp?id=19590566 (дата обращения: 20.01.2021).

12. Кузнецов В.М., Песошин В.А. Генераторы равновероятностных псевдослучайных последовательностей на регистрах сдвига. Известия высших учебных заведений. Поволжский регион. Технические науки. 2012, № 1. C. 21–28. URL: https://elibrary.ru/item.asp?id=17893013 (дата обращения: 20.01.2021).

13. Кузнецов В.М., Песошин В.А. Генераторы случайных и псевдослучайных последовательностей на цифровых элементах задержки. Казань: Изд-во Казанского гос. техн. ун-та, 2013. – 336 c.
URL: https://elibrary.ru/item.asp?id=32597446 (дата обращения: 20.01.2021).

14. Pesoshin, V.A., Kuznetsov, V.M. & Shirshova, D.V. Generators of the equiprobable pseudorandom nonmaximal-length sequences based on linear-feedback shift registers. Autom Remote Control 77, 1622–1632 (2016). DOI: https://doi.org/10.1134/S0005117916090095.




DOI: http://dx.doi.org/10.26583/bit.2021.1.06

Ссылки

  • На текущий момент ссылки отсутствуют.


Лицензия Creative Commons
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.