СБАЛАНСИРОВАННЫЕ ФИЗИЧЕСКИ НЕКЛОНИРУЕМЫЕ ФУНКЦИИ ТИПА АРБИТР

Вячеслав Н. Ярмолик, Александр А. Иванюк

Аннотация


Решается задача построения нового класса физически неклонируемых функций типа арбитр (АФНФ), основанного на применении сбалансированных пар путей, что позволило существенно повысить стабильность, уникальность и единообразие АФНФ. Актуальность предлагаемого исследования связана с активным развитием физической криптографии, применяемой для целей идентификации электронных изделий и формирования криптографических ключей. Показано, что в классических АФНФ используется стандартный базовый элемент, который выполняет три функции, а именно, функцию генерирования задержки сигнала Generate, функцию выбора пары путей Select и функцию переключения путей Switch. Выполнение базовым элементом всех функций одновременно приводит к асимметрии пар путей, приводящей к ухудшению характеристик АФНФ, и предполагает выполнение балансировки путей. Как альтернатива стандартному базовому элементу в статье предлагаются две его модификации, в которых функция Generate выполняется на дополнительных линиях задержки, а функция Switch на мультиплексорах. Применение линий задержки со значениями времен задержки сигнала значительно больше, чем на мультиплексорах позволяет строить сбалансированные АФНФ, характеризующиеся высокой степенью симметрии. Предложенный подход построения сбалансированных АФНФ, основанный на применении модифицированных базовых элементов, показал свою работоспособность и перспективность, в том числе, при реализации АФНФ на программируемых структурах. Практические исследования проводились путем сравнительного анализа классической и сбалансированных АФНФ, реализованных на современных FPGA. Экспериментально подтвержден эффект улучшения характеристик нового класса ФНФ, и в первую очередь заметное улучшение стабильности, уникальности и единообразия АФНФ.

Ключевые слова


физически неклонируемые функции, физически неклонируемые функции типа арбитр, идентификация электронных изделий, стабильность, уникальность, единообразие.

Полный текст:

PDF

Литература


1. Suh G.E., Devadas S. 2007. Physical unclonable functions for device authentication and secret key generation. In Proceedings of the 44th annual Design Automation Conference (DAC '07). Association for Computing Machinery, New York, NY, USA, 9–14. DOI: https://doi.org/10.1145/1278480.1278484.

2. Rührmair U., Busch H., Katzenbeisser S. Strong PUFs: models, constructions, and security proofs. Towards Hardware-Intrinsic Security. Editors: A.-R. Sadeghi, D. Naccache. Berlin, Heidelberg: Springer Berlin Heidelberg. 2010, p. 79–96.
DOI: https://doi.org/10.1007/978-3-642-14452-3.

3. Суханов С.В. Анализ физически неклонируемых функций на основе элементов памяти. Безопасность информационных технологий, [S.l.], т. 22, № 1, 2015. ISSN 2074-7136.
URL: https://bit.mephi.ru/index.php/bit/article/view/130 (дата обращения: 02.02.2023).

4. Дураковский Анатолий П.; Кессаринский Леонид Н.; Ширин Алексей О. Маркировка и проверка подлинности изделий микроэлектроники на основе неклонируемости радиационного поведения. Безопасность информационных технологий, [S.l.], т. 27, № 3, с. 18–25. 2020.
DOI: http://dx.doi.org/10.26583/bit.2020.3.02. – EDN: OJDTLM.

5. Škorić B., Tuyls P., Ophey W. (2005). Robust Key Extraction from Physical Uncloneable Functions. In: Ioannidis, J., Keromytis, A., Yung, M. (eds) Applied Cryptography and Network Security. ACNS 2005. Lecture Notes in Computer Science, vol 3531. Springer, Berlin, Heidelberg.
DOI: https://doi.org/10.1007/11496137_28.

6. Lee J.W., Lim D., Gassend B., Suh T.G., Dijk M.V., Devadas S. A technique to build a secret key in integrated circuits for identification and authentication applications. 2004 Symposium on VLSI Circuits. Digest of Technical Papers (IEEE Cat. No.04CH37525), Honolulu, HI, USA. 2004, p. 176–179.
DOI: https://doi.org/10.1109/VLSIC.2004.1346548.

7. Lim D., Lee J.W., Gassend B., Suh T.G., Dijk M.V., Devadas S. Extracting secret keys from integrated circuits. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. Oct. 2005, vol. 13, no. 10,
p. 1200–1205. DOI: https://doi.org/10.1109/TVLSI.2005.859470.

8. Ярмолик В.Н., Вашинко Ю.Г. Физически неклонируемые функции. Информатика. 2011. Т. 30, № 2.
С. 92–103. URL: https://inf.grid.by/jour/article/view/370 (дата обращения: 02.02.2023).

9. Rührmair U., Sölter J., Sehnke F. On the Foundations of Physical Unclonable Functions. IACR Сryptology. ePrint Archive. Paper 2009/277. 2009. – 20 p. URL: https://eprint.iacr.org/2009/277 (дата обращения: 02.02.2023).

10. Иванюк А.А., Заливако С.С. Физическая криптография и защита цифровых устройств. Доклады БГУИР. 2019, т. 120, № 2, с. 50–58. URL: https://libeldoc.bsuir.by/handle/123456789/34706 (дата обращения: 02.02.2023).

11. Xu X., Burleson W., Holcomb D. E. Using Statistical Models to Improve the Reliability of Delay-Based PUFs. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Pittsburgh, PA, USA. 2016, p. 547-552, DOI: https://doi.org/10.1109/ISVLSI.2016.125.

12. Ярмолик В.Н., Иванюк А.А., Шинкевич Н.Н. Физически неклонируемые функции с управляемой задержкой распространения сигналов. Информатика. 2022, т. 19, № 1, с. 32–49.
DOI: https://doi.org/10.37661/1816-0301-2021-19-1-32-49.

13. Клыбик В.П., Заливако С.С., Иванюк А.А. Метод увеличения стабильности физически неклонируемой функции типа «Арбитр». Информатика. 2017, т. 53, № 1, с. 31–43. DOI: https://doi.org/10.37661/1816-0301-2021-19-1-32-49. – EDN: YLJOUJ.

14. Morozov S., Maiti A., Schaumont P. An Analysis of Delay Based PUF Implementations on FPGA. In: Sirisuk, P., Morgan, F., El-Ghazawi, T., Amano, H. (eds) Reconfigurable Computing: Architectures, Tools and Applications. ARC 2010. Lecture Notes in Computer Science, vol 5992. Springer, Berlin, Heidelberg.
DOI: https://doi.org/10.1007/978-3-642-12133-3_37.

15. Шамына А.Ю., Иванюк А.А. Построение и балансировка путей физически неклонируемой функции типа арбитр на FPGA. Информатика. 2022, т. 19, № 4, с. 27–41.
DOI: https://doi.org/10.37661/1816-0301-2022-19-4-27-41.

16. Ярмолик В.Н., Иванюк А. Физически неклонируемые функции типа арбитр с заведомо асимметричными парами путей. Доклады БГУИР. 2022, т. 20, № 4, с. 71–79.
DOI: https://doi.org/10.35596/1729-7648-2022-20-4-71-79.

17. Delvaux J., Verbauwhede I. Side channel modeling attacks on 65nm arbiter PUFs exploiting CMOS device noise. IEEE International Symposium on Hardware-Oriented Security and Trust (HOST), Austin, TX, USA. 2013, p. 137–142.
DOI: https://doi.org/10.1109/HST.2013.6581579.

18. Rührmair U. et al. PUF Modeling Attacks on Simulated and Silicon Data. IEEE Transactions on Information Forensics and Security. Nov. 2013, vol. 8, no. 11, p. 1876–1891.
DOI: https://doi.org/10.1109/TIFS.2013.2279798.




DOI: http://dx.doi.org/10.26583/bit.2023.1.07

Ссылки

  • На текущий момент ссылки отсутствуют.


Лицензия Creative Commons
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.